사이언스올

통합검색

찾기

전가산기( FA : full adder)

작성일 2018-12-12
전가산기는 논리 회로인 가산기의 한 종류로써, 덧셈을 수행하는 연산 장치이자 디지털 회로이다. 가산기는 2개 이상의 수를 입력하여 이들의 합을 출력하는 일종의 덧셈기를 말하는데, 전가산기와 반가산기라 불리는 2개의 입력 회로를 조합시켜서 여러 비트로 된 수의 연산을 실행한다. 반가산기는 한 자릿수인 이진수를 두 개 입력하여 그 합과 자리올림수를 출력한다. 전가산기는 이진수 덧셈 계산 시, 한 자릿수 이진수의 두 개 입력과 함께 하위 자리올림수(carry-in bit)를 포함하는 방식이다. 여러 자리의 이진수 덧셈이 필요하거나 주소나 테이블 인덱스를 계산하는 경우, 전가산기가 사용된다. 참고로 반가산기 두 개를 이용하면 전가산기의 구현이 가능하다.
통합검색으로 더 많은 자료를 찾아보세요! 사이언스올(www.scienceall.com)과학백과사전
The Science Times
과학문화바우처
사이언스 프렌즈
STEAM 융합교육
CreZone 크레존
문화포털
과학누리
교육기부
EDISON
과학기술인재 진로지원센터